第三類半導體碳化矽高功率元件技術(第1版)
活動訊息
全館滿$1,200送150點金幣，4月歡慶兒童節，童書、玩具、文具滿1000元再送200點金幣！
內容簡介
本書完整介紹第三類半導體碳化矽(SiC)高功率元件技術，內容涵蓋半導體元件物理、SiC材料特性、功率二極體與功率MOSFET元件結構及其製作流程、關鍵製程技術，以及實務導向的電性量測與參數萃取方法。
全書以SiC工程應用為核心，系統性串聯「元件物理與材料特性→製程技術→元件製作流程→電性量測」，適合SiC功率元件研發工程師、製程與製程整合工程師、電性量測人員以及相關研究領域之研究生，作為兼顧理論基礎與實務應用的專業參考書籍。
全書以SiC工程應用為核心，系統性串聯「元件物理與材料特性→製程技術→元件製作流程→電性量測」，適合SiC功率元件研發工程師、製程與製程整合工程師、電性量測人員以及相關研究領域之研究生，作為兼顧理論基礎與實務應用的專業參考書籍。
目錄
第1章 半導體元件物理
1.1 材料科學及基礎半導體物理
1.1.1 半導體能帶的形成
1.1.2 碳化矽（SiC）寬能隙半導體材料和Si的比較
1.2 PN二極體
1.2.1 本質半導體
1.2.2 外質半導體及零偏壓時p-n接面結構與特性
1.2.3 順向偏壓（Forward Bias）與逆向偏壓（Reverse Bias）時
1.2.4 單側陡接面（One-Side Abrupt Junction）
1.2.5 p-n接面二極體（P-N Diode）的理想電流 – 電壓（I – V）特性
1.3 PiN二極體（逆向偏壓）
1.4 蕭基二極體（Schottky Barrier Diode, SBD）
1.4.1 熱平衡時
1.4.2 逆向偏壓時
1.4.3 順向偏壓時
1.4.4 順向電壓降（Forward Voltage Drop, VF）
1.4.5 逆向崩潰電壓（Blocking Voltage）
1.4.6 SBD與PiN的I-V curve比較
1.4.7 JBSD與MPS Diode
1.5 雪崩崩潰（Avalanche Breakdown）
1.6 Planar功率MOSFET的導通電阻（Planar Power MOSFET On-Resistance）
1.6.1 RCS（Source Contact Metal Resistance）
1.6.2 RN+（N+ Source Region Resistance）
1.6.3 RCH（Channel Resistance）
1.6.4 RA（Accumulation Resistance）
1.6.5 RJFET（JFET Region Resistance）
1.6.6 RD（N– Drift Region Resistance）
1.6.7 RSUB（N+ Substrate Resistance）
1.6.8 RCD（Drain Contact Metal Resistance）
1.7 Trench功率MOSFET的導通電阻（Trench Power MOSFET On-Resistance）
1.7.1 RCS（Source Contact Metal Resistance）
1.7.2 RN+（N+ Source Region Resistance）
1.7.3 RCH（Channel Resistance）
1.7.4 RA（Accumulation Resistance）
1.7.5 RD（N– Drift Region Resistance）
1.7.6 RSUB（N+ Substrate Resistance）
1.7.7 RCD（Drain Contact Metal Resistance）
第2章 製程與設備（Process and Equipment）
2.1 微影製程（Photolithography）
2.1.1 微影製程流程
2.2 薄膜製程（Thin Films）
2.2.1 化學氣相沉積（Chemical Vapor Deposition, CVD）
2.2.2 物理氣相沉積（Physical Vapor Deposition, PVD）
2.3 爐管與離子植入製程（Furnace and Ion Implant）
2.3.1 爐管（Furnace）
2.3.2 離子植入製程（Ion Implant）
2.4 蝕刻製程（Etching）
2.4.1 乾式蝕刻（Dry Etching）
2.4.2 濕式蝕刻（Wet Etching）與濕式清洗（Wet Clean）
2.4.3 蝕刻輪廓（Etching Profile）
2.5 晶背研磨及晶背金屬化製程（Backside Grinding and Backside Metallization, BGBM）
2.5.1 晶背研磨（Backside Grinding, BG）
2.5.2 晶背金屬化製程（Backside Metallization, BM）
第3章 碳化矽高功率元件製造流程
3.1 碳化矽接面位障蕭特基二極體（SiC Junction Barrier Schottky Diode, SiC-JBSD）製造流程
3.2 碳化矽平面式金氧半場效電晶體製造流程（SiC Planar MOSFET Process Flow）
3.3 碳化矽溝槽式金氧半場效電晶體製造流程（SiC Trench MOSFET Process Flow）
3.3.1 採用先挖溝槽的方式（Trench First）
3.3.2 採用後挖溝槽的方式（Trench Last）
第4章 元件電性量測
4.1 WAT測試（Wafer Acceptance Test）
4.1.1 TLM傳輸線模型（Transfer Length Method）測試結構
4.1.2 Kelvin測試結構（四點量測Four-point Probing）
4.1.3 片電阻（Sheet Resistance, Rs）測試結構
4.1.4 擊穿（Breakdown）測試結構
4.1.5 MOS電容（MOS Capacitor）測試結構以及利用電容—電壓曲線（C-V Curve）的量測，來萃取氧化層和半導體的界面陷阱密度（Density of Interface Traps, Dit）
4.1.6 萃取4H-SiC Planar MOSFET的通道電子遷移率（Channel Electron Mobility, μn）
4.2 SBD功率二極體元件量測以及萃取Backside Ohmic Contact 的ρC
4.3 CP測試（Chip Prober Test）
4.3.1 4H-SiC JBSD的CP測試
4.3.2 4H-SiC Planar MOSFET的CP測試
1.1 材料科學及基礎半導體物理
1.1.1 半導體能帶的形成
1.1.2 碳化矽（SiC）寬能隙半導體材料和Si的比較
1.2 PN二極體
1.2.1 本質半導體
1.2.2 外質半導體及零偏壓時p-n接面結構與特性
1.2.3 順向偏壓（Forward Bias）與逆向偏壓（Reverse Bias）時
1.2.4 單側陡接面（One-Side Abrupt Junction）
1.2.5 p-n接面二極體（P-N Diode）的理想電流 – 電壓（I – V）特性
1.3 PiN二極體（逆向偏壓）
1.4 蕭基二極體（Schottky Barrier Diode, SBD）
1.4.1 熱平衡時
1.4.2 逆向偏壓時
1.4.3 順向偏壓時
1.4.4 順向電壓降（Forward Voltage Drop, VF）
1.4.5 逆向崩潰電壓（Blocking Voltage）
1.4.6 SBD與PiN的I-V curve比較
1.4.7 JBSD與MPS Diode
1.5 雪崩崩潰（Avalanche Breakdown）
1.6 Planar功率MOSFET的導通電阻（Planar Power MOSFET On-Resistance）
1.6.1 RCS（Source Contact Metal Resistance）
1.6.2 RN+（N+ Source Region Resistance）
1.6.3 RCH（Channel Resistance）
1.6.4 RA（Accumulation Resistance）
1.6.5 RJFET（JFET Region Resistance）
1.6.6 RD（N– Drift Region Resistance）
1.6.7 RSUB（N+ Substrate Resistance）
1.6.8 RCD（Drain Contact Metal Resistance）
1.7 Trench功率MOSFET的導通電阻（Trench Power MOSFET On-Resistance）
1.7.1 RCS（Source Contact Metal Resistance）
1.7.2 RN+（N+ Source Region Resistance）
1.7.3 RCH（Channel Resistance）
1.7.4 RA（Accumulation Resistance）
1.7.5 RD（N– Drift Region Resistance）
1.7.6 RSUB（N+ Substrate Resistance）
1.7.7 RCD（Drain Contact Metal Resistance）
第2章 製程與設備（Process and Equipment）
2.1 微影製程（Photolithography）
2.1.1 微影製程流程
2.2 薄膜製程（Thin Films）
2.2.1 化學氣相沉積（Chemical Vapor Deposition, CVD）
2.2.2 物理氣相沉積（Physical Vapor Deposition, PVD）
2.3 爐管與離子植入製程（Furnace and Ion Implant）
2.3.1 爐管（Furnace）
2.3.2 離子植入製程（Ion Implant）
2.4 蝕刻製程（Etching）
2.4.1 乾式蝕刻（Dry Etching）
2.4.2 濕式蝕刻（Wet Etching）與濕式清洗（Wet Clean）
2.4.3 蝕刻輪廓（Etching Profile）
2.5 晶背研磨及晶背金屬化製程（Backside Grinding and Backside Metallization, BGBM）
2.5.1 晶背研磨（Backside Grinding, BG）
2.5.2 晶背金屬化製程（Backside Metallization, BM）
第3章 碳化矽高功率元件製造流程
3.1 碳化矽接面位障蕭特基二極體（SiC Junction Barrier Schottky Diode, SiC-JBSD）製造流程
3.2 碳化矽平面式金氧半場效電晶體製造流程（SiC Planar MOSFET Process Flow）
3.3 碳化矽溝槽式金氧半場效電晶體製造流程（SiC Trench MOSFET Process Flow）
3.3.1 採用先挖溝槽的方式（Trench First）
3.3.2 採用後挖溝槽的方式（Trench Last）
第4章 元件電性量測
4.1 WAT測試（Wafer Acceptance Test）
4.1.1 TLM傳輸線模型（Transfer Length Method）測試結構
4.1.2 Kelvin測試結構（四點量測Four-point Probing）
4.1.3 片電阻（Sheet Resistance, Rs）測試結構
4.1.4 擊穿（Breakdown）測試結構
4.1.5 MOS電容（MOS Capacitor）測試結構以及利用電容—電壓曲線（C-V Curve）的量測，來萃取氧化層和半導體的界面陷阱密度（Density of Interface Traps, Dit）
4.1.6 萃取4H-SiC Planar MOSFET的通道電子遷移率（Channel Electron Mobility, μn）
4.2 SBD功率二極體元件量測以及萃取Backside Ohmic Contact 的ρC
4.3 CP測試（Chip Prober Test）
4.3.1 4H-SiC JBSD的CP測試
4.3.2 4H-SiC Planar MOSFET的CP測試
序／導讀
近年來，隨著電動車、再生能源、工業電源、AI伺服器電源架構以及高效率電力轉換系統的快速發展，第三類半導體材料逐漸成為功率電子領域的核心技術。其中，碳化矽（Silicon Carbide, SiC）憑藉其寬能隙、高崩潰電場以及高熱導率，已廣泛應用於高電壓與高功率的功率元件設計中，並逐步取代傳統矽基功率元件。
然而，SiC功率元件的設計與製造，並非僅是將矽元件的概念直接延伸，而是牽涉到材料特性、元件物理、製程技術以及電性量測等多層面的整合。本書即是基於上述實務需求而進行系統性的撰寫，目的在於建立一條從半導體元件物理、製程技術、SiC功率元件結構與製作流程，到實際電性量測與參數萃取的完整技術脈絡。內容首先由半導體能帶與PN接面物理出發，逐步說明碳化矽材料相較於矽的關鍵差異，並深入探討Schottky二極體、JBS/MPS結構、雪崩崩潰，以及Planar與Trench功率MOSFET的導通電阻組成與物理意義。
在製程部分，本書不僅介紹各項基礎製程原理，更著重於其在SiC元件製造中的實際角色與技術限制，包括微影、薄膜沉積、氧化製程、離子植入、蝕刻以及晶背研磨與金屬化等關鍵技術，並以實際的SiC功率元件製作流程作為整合說明。
最後，本書特別規劃完整章節，系統性地介紹晶圓層級的電性量測方法，涵蓋WAT與CP測試，以及MOS元件之氧化層與半導體界面陷阱密度（Dit）、通道遷移率（Channel Mobility）與Backside Ohmic Contact（ρC）等重要參數的萃取方式，期望協助讀者建立整體性的理解，並提升實務應用與職場競爭力。
本書適合從事SiC功率元件研發、製程開發、製程整合與電性量測相關工作的工程師閱讀，亦可作為研究生與進階學習者深入理解SiC功率元件技術的參考書籍。期盼本書能成為讀者在碳化矽功率元件領域中，一本兼具深入淺出的物理理論基礎與高度實務價值的工具書。
然而，SiC功率元件的設計與製造，並非僅是將矽元件的概念直接延伸，而是牽涉到材料特性、元件物理、製程技術以及電性量測等多層面的整合。本書即是基於上述實務需求而進行系統性的撰寫，目的在於建立一條從半導體元件物理、製程技術、SiC功率元件結構與製作流程，到實際電性量測與參數萃取的完整技術脈絡。內容首先由半導體能帶與PN接面物理出發，逐步說明碳化矽材料相較於矽的關鍵差異，並深入探討Schottky二極體、JBS/MPS結構、雪崩崩潰，以及Planar與Trench功率MOSFET的導通電阻組成與物理意義。
在製程部分，本書不僅介紹各項基礎製程原理，更著重於其在SiC元件製造中的實際角色與技術限制，包括微影、薄膜沉積、氧化製程、離子植入、蝕刻以及晶背研磨與金屬化等關鍵技術，並以實際的SiC功率元件製作流程作為整合說明。
最後，本書特別規劃完整章節，系統性地介紹晶圓層級的電性量測方法，涵蓋WAT與CP測試，以及MOS元件之氧化層與半導體界面陷阱密度（Dit）、通道遷移率（Channel Mobility）與Backside Ohmic Contact（ρC）等重要參數的萃取方式，期望協助讀者建立整體性的理解，並提升實務應用與職場競爭力。
本書適合從事SiC功率元件研發、製程開發、製程整合與電性量測相關工作的工程師閱讀，亦可作為研究生與進階學習者深入理解SiC功率元件技術的參考書籍。期盼本書能成為讀者在碳化矽功率元件領域中，一本兼具深入淺出的物理理論基礎與高度實務價值的工具書。
配送方式
-
台灣
- 國內宅配：本島、離島
-
到店取貨：
不限金額免運費
-
海外
- 國際快遞：全球
-
港澳店取：
訂購/退換貨須知
加入金石堂 LINE 官方帳號『完成綁定』，隨時掌握出貨動態：
提醒您！！
金石堂及銀行均不會請您操作ATM! 如接獲電話要求您前往ATM提款機，請不要聽從指示，以免受騙上當！
退換貨須知：
**提醒您，鑑賞期不等於試用期，退回商品須為全新狀態**
-
依據「消費者保護法」第19條及行政院消費者保護處公告之「通訊交易解除權合理例外情事適用準則」，以下商品購買後，除商品本身有瑕疵外，將不提供7天的猶豫期：
- 易於腐敗、保存期限較短或解約時即將逾期。（如：生鮮食品）
- 依消費者要求所為之客製化給付。（客製化商品）
- 報紙、期刊或雜誌。（含MOOK、外文雜誌）
- 經消費者拆封之影音商品或電腦軟體。
- 非以有形媒介提供之數位內容或一經提供即為完成之線上服務，經消費者事先同意始提供。（如：電子書、電子雜誌、下載版軟體、虛擬商品…等）
- 已拆封之個人衛生用品。（如：內衣褲、刮鬍刀、除毛刀…等）
- 若非上列種類商品，均享有到貨7天的猶豫期（含例假日）。
- 辦理退換貨時，商品（組合商品恕無法接受單獨退貨）必須是您收到商品時的原始狀態（包含商品本體、配件、贈品、保證書、所有附隨資料文件及原廠內外包裝…等），請勿直接使用原廠包裝寄送，或於原廠包裝上黏貼紙張或書寫文字。
- 退回商品若無法回復原狀，將請您負擔回復原狀所需費用，嚴重時將影響您的退貨權益。
商品評價