數位邏輯設計（第五版）（精裝本）（0528874）
活動訊息
想找書的時候，特別想偷看網友的書櫃... 原來大家都在看這本 ↓↓↓
內容簡介
本書由淺入深，完整地介紹數位邏輯的原理，並且以豐富的實例，闡述每一個原理與觀念，詳細介紹各種組合、序向邏輯電路模組設計原理，以及PLD元件的結構、特性、應用電路設計。使用VerilogHDL程式，介紹CPLD/FPGA元件的ASIC應用設計，並提供了20個數位邏輯電路實驗，讓讀者練習及驗證。
目錄
第1章 數目系統與數碼 1
1.1 數目基底與補數 2
1.2 未帶號數目系統 10
1.3 帶號數表示法 27
1.4 帶號數算術運算 32
1.5 文數字碼與數碼 39
1.6 錯誤偵測與更正碼 48
1.7 參考資料 53
1.8 習題 53
第2章 交換代數 57
2.1 布林代數 58
2.2 交換代數 66
2.3 交換函數標準式 79
2.4 交換函數與邏輯電路 93
2.5 Verilog HDL介紹 101
2.6 參考資料 110
2.7 習題 111
第3章 數位積體電路 117
3.1 邏輯閘相關參數 118
3.2 TTL邏輯族系 125
3.3 CMOS邏輯族系 140
3.4* ECL邏輯族系 157
3.5 Verilog HDL 159
3.6 參考資料 162
3.7 習題 163
第4章 交換函數化簡 167
4.1 基本概念 168
4.2 卡諾圖化簡法 172
4.3 最簡式求取方法 197
4.4 參考資料 206
4.5 習題 206
第5章 邏輯閘層次電路設計 211
5.1 組合邏輯電路設計與分析 212
5.2 邏輯閘層次組合邏輯電路 220
5.3 組合邏輯電路時序分析 231
5.4 Verilog HDL 239
5.5 參考資料 252
5.6 習題 253
第6章 組合邏輯電路模組設計 261
6.1 解碼器 262
6.2 編碼器 268
6.3 多工器 274
6.4 解多工器 287
6.5 比較器 294
6.6 算術運算電路設計 298
6.7 Verilog HDL 311
6.8 參考資料 319
6.9 習題 319
第7章 同步序向邏輯電路 325
7.1 序向邏輯電路概論 326
7.2 同步序向邏輯電路設計與分析 345
7.3 狀態化簡 360
7.4 Verilog HDL 373
7.5 參考資料 379
7.6 習題 380
第8章 計數器與暫存器 389
8.1 計數器設計與分析 390
8.2 暫存器與移位暫存器 407
8.3 移位暫存器的應用 414
8.4 時序產生電路 422
8.5 Verilog HDL 432
8.6 參考資料 439
8.7 習題 440
第9章 非同步序向邏輯電路 445
9.1 非同步序向邏輯電路設計與分析 446
9.2 元件延遲效應與狀態指定 468
9.3 參考資料 486
9.4 習題 487
第10章 數位系統設計---使用ASM圖/RTL 495
10.1 數位系統設計策略 496
10.2 ASM圖 500
10.3 資料處理單元設計與執行 507
10.4 控制單元設計與執行 521
10.5 數位系統設計實例 531
10.6 參考資料 545
10.7 習題 546
第11章 數位系統執行---使用現場可規劃元件 553
11.1 數位系統實現 554
11.2 可規劃邏輯元件(PLD) 564
11.3 CPLD與FPGA元件 579
11.4 參考資料 594
11.5 習題 595
第12章 數位邏輯電路實驗 599
12.1 邏輯電路實驗概論 600
12.2 基本組合邏輯電路 604
12.3 基本序向邏輯電路 621
12.4 基本應用電路 631
1.1 數目基底與補數 2
1.2 未帶號數目系統 10
1.3 帶號數表示法 27
1.4 帶號數算術運算 32
1.5 文數字碼與數碼 39
1.6 錯誤偵測與更正碼 48
1.7 參考資料 53
1.8 習題 53
第2章 交換代數 57
2.1 布林代數 58
2.2 交換代數 66
2.3 交換函數標準式 79
2.4 交換函數與邏輯電路 93
2.5 Verilog HDL介紹 101
2.6 參考資料 110
2.7 習題 111
第3章 數位積體電路 117
3.1 邏輯閘相關參數 118
3.2 TTL邏輯族系 125
3.3 CMOS邏輯族系 140
3.4* ECL邏輯族系 157
3.5 Verilog HDL 159
3.6 參考資料 162
3.7 習題 163
第4章 交換函數化簡 167
4.1 基本概念 168
4.2 卡諾圖化簡法 172
4.3 最簡式求取方法 197
4.4 參考資料 206
4.5 習題 206
第5章 邏輯閘層次電路設計 211
5.1 組合邏輯電路設計與分析 212
5.2 邏輯閘層次組合邏輯電路 220
5.3 組合邏輯電路時序分析 231
5.4 Verilog HDL 239
5.5 參考資料 252
5.6 習題 253
第6章 組合邏輯電路模組設計 261
6.1 解碼器 262
6.2 編碼器 268
6.3 多工器 274
6.4 解多工器 287
6.5 比較器 294
6.6 算術運算電路設計 298
6.7 Verilog HDL 311
6.8 參考資料 319
6.9 習題 319
第7章 同步序向邏輯電路 325
7.1 序向邏輯電路概論 326
7.2 同步序向邏輯電路設計與分析 345
7.3 狀態化簡 360
7.4 Verilog HDL 373
7.5 參考資料 379
7.6 習題 380
第8章 計數器與暫存器 389
8.1 計數器設計與分析 390
8.2 暫存器與移位暫存器 407
8.3 移位暫存器的應用 414
8.4 時序產生電路 422
8.5 Verilog HDL 432
8.6 參考資料 439
8.7 習題 440
第9章 非同步序向邏輯電路 445
9.1 非同步序向邏輯電路設計與分析 446
9.2 元件延遲效應與狀態指定 468
9.3 參考資料 486
9.4 習題 487
第10章 數位系統設計---使用ASM圖/RTL 495
10.1 數位系統設計策略 496
10.2 ASM圖 500
10.3 資料處理單元設計與執行 507
10.4 控制單元設計與執行 521
10.5 數位系統設計實例 531
10.6 參考資料 545
10.7 習題 546
第11章 數位系統執行---使用現場可規劃元件 553
11.1 數位系統實現 554
11.2 可規劃邏輯元件(PLD) 564
11.3 CPLD與FPGA元件 579
11.4 參考資料 594
11.5 習題 595
第12章 數位邏輯電路實驗 599
12.1 邏輯電路實驗概論 600
12.2 基本組合邏輯電路 604
12.3 基本序向邏輯電路 621
12.4 基本應用電路 631
配送方式
-
台灣
- 國內宅配：本島、離島
-
到店取貨：
不限金額免運費
-
海外
- 國際快遞：全球
-
港澳店取：
訂購/退換貨須知
加入金石堂 LINE 官方帳號『完成綁定』，隨時掌握出貨動態：
提醒您！！
金石堂及銀行均不會請您操作ATM! 如接獲電話要求您前往ATM提款機，請不要聽從指示，以免受騙上當！
退換貨須知：
**提醒您，鑑賞期不等於試用期，退回商品須為全新狀態**
-
依據「消費者保護法」第19條及行政院消費者保護處公告之「通訊交易解除權合理例外情事適用準則」，以下商品購買後，除商品本身有瑕疵外，將不提供7天的猶豫期：
- 易於腐敗、保存期限較短或解約時即將逾期。（如：生鮮食品）
- 依消費者要求所為之客製化給付。（客製化商品）
- 報紙、期刊或雜誌。（含MOOK、外文雜誌）
- 經消費者拆封之影音商品或電腦軟體。
- 非以有形媒介提供之數位內容或一經提供即為完成之線上服務，經消費者事先同意始提供。（如：電子書、電子雜誌、下載版軟體、虛擬商品…等）
- 已拆封之個人衛生用品。（如：內衣褲、刮鬍刀、除毛刀…等）
- 若非上列種類商品，均享有到貨7天的猶豫期（含例假日）。
- 辦理退換貨時，商品（組合商品恕無法接受單獨退貨）必須是您收到商品時的原始狀態（包含商品本體、配件、贈品、保證書、所有附隨資料文件及原廠內外包裝…等），請勿直接使用原廠包裝寄送，或於原廠包裝上黏貼紙張或書寫文字。
- 退回商品若無法回復原狀，將請您負擔回復原狀所需費用，嚴重時將影響您的退貨權益。
商品評價