第1章 技術背景
1.1 CMOS製程技術的崛起與發展
本章主要介紹積體電路是如何從雙極性工藝技術一步一步發展到CMOS工藝技術，以及為了適應不斷變化的應用需求發展出的特色工藝技術。
首先從雙極性工藝技術發展到PMOS工藝技術，再到NMOS工藝技術，但是無論是雙極性工藝技術和NMOS工藝技術都遇到了功耗問題，最後引出低功耗的CMOS工藝技術，CMOS工藝技術是目前工藝技術的主流。但是CMOS工藝技術沒有辦法滿足不斷變化的應用需求，所以發展出如BiCOMS、BCD和HV-CMOS等特色工藝技術。
另外還介紹了MOS積體電路的發展歷史，以及MOS電晶體的發展和面臨的挑戰，也就是MOS電晶體按比例縮小的過程中遇到的問題和出現的新技術，為引出下一章先進工藝技術打下基礎。
1.1.1 雙極性工藝製程技術簡介[1～2]
雙極性工藝製程技術是最早出現的積體電路工藝製程技術，也是最早應用於實際生產的積體電路工藝製程技術。隨著微電子工藝製程技術的不斷發展，工藝製程技術日趨先進，其後又出現了PMOS、NMOS、CMOS、BiCMOS和BCD等工藝製程技術。
1947年，第一個點接觸型電晶體在貝爾實驗室誕生，它的發明者是Bardeen、Shockley和Brattain。1949年，貝爾實驗室的Shockley提出pn接面和雙極性電晶體理論。1951年，貝爾實驗室製造出第一個鍺雙極性電晶體，1956年，德州儀器製造出第一個矽雙極性電晶體，1970年，矽平面工藝製程技術成熟，雙極性電晶體開始大批次生產。
雙極性工藝製程技術大致可分為兩大類：一類是需要在裝置之間製備電隔離區的雙極性工藝製程技術，採用的隔離技術主要有pn接面隔離、全介質隔離以及pn接面—介質混合隔離等。採用這種工藝製程技術的雙極性積體電路，如TTL（Transistor Transistor Logic，電晶體—電晶體邏輯）電路、線性／ECL（Emitter Couple Logic，射極耦合邏輯）電路和STTL（Schottky Transistor Transistor Logic，肖特基電晶體—電晶體邏輯）電路等；另一類是裝置之間自然隔離的雙極性工藝製程技術，I2L（Integrated Injection Logic，積體注入邏輯）電路採用了這種工藝製程技術。圖1-1所示的是屬於第一類採用pn接面隔離技術的雙極性工藝積體電路的剖面圖，VNPN是縱向NPN（Vertical NPN），LPNP是橫向PNP（Lateral PNP），n+是n型重摻雜擴散區，p+是p型重摻雜擴散區，P-Base是p型基區，PW（P-WELL）是p型井，NW（N-WELL）是深n型井，NBL（N type Buried Layer）是n型埋層，P-sub（P-substrate）是p型基板，N-EPI（N-Epitaxial）是n型磊晶層。
由於雙極性工藝製程技術製造流程簡單，製造成本低和成品率高，另外，在電路效能方面，它具有高速度、高轉導、低噪音、高模擬精準度和強電流驅動能力等方面的優勢，一直受到設計人員的青睞。雙極性電晶體是電流控制裝置，而且是兩種載流子（電子和電洞）同時發揮作用，它通常用於電流放大型電路、功率放大型電路和高速電路。它一直在高速電路、模擬電路和功率電路中占主導地位，但是它的缺點是整合度低和功耗大，其縱向（結深、接面深度）尺寸無法跟隨橫向尺寸成比例縮小，所以在VL-SI（超大型積體電路）中受到很大限制。在1960年代之前，積體電路基本上是雙極性工藝積體電路，雙極性工藝積體電路也是史上最早發明的、具有放大功能的積體電路，直到1970年代NMOS和CMOS工藝積體電路開始在邏輯運算領域逐步取代雙極性工藝積體電路的統治地位，但是在模擬裝置和大功率裝置等領域，雙極性積體電路依然占據重要的地位。
1.1 CMOS製程技術的崛起與發展
本章主要介紹積體電路是如何從雙極性工藝技術一步一步發展到CMOS工藝技術，以及為了適應不斷變化的應用需求發展出的特色工藝技術。
首先從雙極性工藝技術發展到PMOS工藝技術，再到NMOS工藝技術，但是無論是雙極性工藝技術和NMOS工藝技術都遇到了功耗問題，最後引出低功耗的CMOS工藝技術，CMOS工藝技術是目前工藝技術的主流。但是CMOS工藝技術沒有辦法滿足不斷變化的應用需求，所以發展出如BiCOMS、BCD和HV-CMOS等特色工藝技術。
另外還介紹了MOS積體電路的發展歷史，以及MOS電晶體的發展和面臨的挑戰，也就是MOS電晶體按比例縮小的過程中遇到的問題和出現的新技術，為引出下一章先進工藝技術打下基礎。
1.1.1 雙極性工藝製程技術簡介[1～2]
雙極性工藝製程技術是最早出現的積體電路工藝製程技術，也是最早應用於實際生產的積體電路工藝製程技術。隨著微電子工藝製程技術的不斷發展，工藝製程技術日趨先進，其後又出現了PMOS、NMOS、CMOS、BiCMOS和BCD等工藝製程技術。
1947年，第一個點接觸型電晶體在貝爾實驗室誕生，它的發明者是Bardeen、Shockley和Brattain。1949年，貝爾實驗室的Shockley提出pn接面和雙極性電晶體理論。1951年，貝爾實驗室製造出第一個鍺雙極性電晶體，1956年，德州儀器製造出第一個矽雙極性電晶體，1970年，矽平面工藝製程技術成熟，雙極性電晶體開始大批次生產。
雙極性工藝製程技術大致可分為兩大類：一類是需要在裝置之間製備電隔離區的雙極性工藝製程技術，採用的隔離技術主要有pn接面隔離、全介質隔離以及pn接面—介質混合隔離等。採用這種工藝製程技術的雙極性積體電路，如TTL（Transistor Transistor Logic，電晶體—電晶體邏輯）電路、線性／ECL（Emitter Couple Logic，射極耦合邏輯）電路和STTL（Schottky Transistor Transistor Logic，肖特基電晶體—電晶體邏輯）電路等；另一類是裝置之間自然隔離的雙極性工藝製程技術，I2L（Integrated Injection Logic，積體注入邏輯）電路採用了這種工藝製程技術。圖1-1所示的是屬於第一類採用pn接面隔離技術的雙極性工藝積體電路的剖面圖，VNPN是縱向NPN（Vertical NPN），LPNP是橫向PNP（Lateral PNP），n+是n型重摻雜擴散區，p+是p型重摻雜擴散區，P-Base是p型基區，PW（P-WELL）是p型井，NW（N-WELL）是深n型井，NBL（N type Buried Layer）是n型埋層，P-sub（P-substrate）是p型基板，N-EPI（N-Epitaxial）是n型磊晶層。
由於雙極性工藝製程技術製造流程簡單，製造成本低和成品率高，另外，在電路效能方面，它具有高速度、高轉導、低噪音、高模擬精準度和強電流驅動能力等方面的優勢，一直受到設計人員的青睞。雙極性電晶體是電流控制裝置，而且是兩種載流子（電子和電洞）同時發揮作用，它通常用於電流放大型電路、功率放大型電路和高速電路。它一直在高速電路、模擬電路和功率電路中占主導地位，但是它的缺點是整合度低和功耗大，其縱向（結深、接面深度）尺寸無法跟隨橫向尺寸成比例縮小，所以在VL-SI（超大型積體電路）中受到很大限制。在1960年代之前，積體電路基本上是雙極性工藝積體電路，雙極性工藝積體電路也是史上最早發明的、具有放大功能的積體電路，直到1970年代NMOS和CMOS工藝積體電路開始在邏輯運算領域逐步取代雙極性工藝積體電路的統治地位，但是在模擬裝置和大功率裝置等領域，雙極性積體電路依然占據重要的地位。
